Placa de Desenvolvimento em Tempo Real Barramento Pcie Alta Velocidade Ch368

4. Descrição do componente

P1 é o barramento PCIe, que é inserido diretamente no slot PCIe do computador.

P2 e P3 são o barramento de controle, barramento de dados, barramento de endereço e outras linhas de sinal da extremidade local do chip CH368.

U1(CH368) é o chip de interface de uso geral para barramento PCI-Express.

U2(ASM1117) é um regulador de 1.8V para fornecer energia para o núcleo CH368.

U3 (24C02) é a interface EEPROM I2C que personaliza o ID da placa PCIe para o CH368. se o CH368 estiver habilitado para ID externo, ele pode ser usado no U2 (24C02).

Se o CH368 estiver habilitado com ID externo, o ID do fornecedor VendorID e o ID do dispositivo ID do dispositivo etc. podem ser personalizados no U2. Se

Se o ID externo não estiver definido, o ID padrão do CH368 será usado e o U3 poderá ser omitido.

U4(25F512) é a interface SPI FLASH, que é usada para salvar dados do aplicativo. U4(25F512) é a interface SPI FLASH, usada para salvar dados do aplicativo. Pode ser omitido quando não estiver testando a leitura/gravação do SPI.

U5(74LS273) trava de 8 bits de dados/endereço é usado para trancar os dados da porta de E/S.

U6(7805) LDO regula a tensão a 5V.

JP1 Seleciona alimentação para CH368.

1-2 Shorted CH368 é fornecido via PCIE 3.3V, padrão 2-3 conectado.

2-3 curto CH368 é alimentado por PCIE 3.3Vaux, quando o sistema está desligado, CH368 não será alimentado e pode acordar pelo sinal WAKEIN.

O sinal WAKEIN pode ser usado para despertar o computador após o desligamento do sistema (é necessário suporte a software).

JP2 é a seleção de saída

1-2 5V de saída curta para fornecer energia ao periférico conectado ao P3. 2-3 Saída curta 3.3V para fornecer energia ao periférico conectado ao P3.

2-3 curto para saída 3.3V.

F1 é o fusível.

C1, C17 são capacitores de desacoplamento de 100UF.

C2, C4 são capacitores de desacoplamento de 10UF.

C3, C5 ~ C16, C18 ~ C23 são capacitores de desacoplamento 0.1UF.

RP1 ~ PR3 são resistores do ohm 2K para a limitação atual.

RP4 ~ RP19 são 200 ohm resistores.

R1 e R2 são resistores de 0 ohm, dos quais R2 é usado para suportar a linha de sinal de despertar PCIe e pode ser omitido quando não estiver em uso.

O R3 é um resistor 12KO externo ao GND para a entrada atual da referência do sistema.

Resistor R5 10K ohm

L1 ~ L11 são LEDs para demonstrar a escrita do I/O do barramento, leitura/escrita do sinal de entrada/saída de uso geral, os sinais correspondentes incluem: INT/SDX/SDX/SDX/SDX/SDX/SDX/SDX/SDX/SDX.

INT/SDX/SCL/SDA/SCS/ADDR/RSTO.

5. Função Demo

5.1 E/S Read/Write Function Demo

A-Função

O CH368 suporta acesso de byte/palavra/palavra dupla à porta de E/S e suporta acesso direto de endereço/offset ao

Porta I/O.

B-Execução

Usando a função &IO Read/Write& do programa DEBUG367/368.EXE, você pode demonstrar como acessar uma porta de E/S por endereço direto ou endereço offset.

Acesso à porta I/O por endereço direto ou endereço offset pode ser demonstrado usando o programa DEBUG367/368.EXE &IO Read/Write&.

C-Verificação

O U5 pode ser usado para um teste simples da função de saída de E/S.

Os dados de saída de qualquer E/S de CH368 serão salvos pela trava U5 no final do pulso IOWR, e conduza então os 4 LEDs de L1 a L4 para mostrar o estado dos bocados D3 a D0 do porto de dados do I/O.

Os LEDs L1 ~ L4 são acionados para mostrar o status dos bits da porta de dados I/O D3 ~ D0. Lâmpada ligada significa 1, lâmpada desligada significa 0.

D-Atenção

Ao selecionar o modo palavra ou palavra dupla para ler/escrever IO, o endereço de entrada e comprimento deve ser um múltiplo de 2 e 4, respectivamente.

O comprimento máximo da leitura/gravação do bloco é 32K.

5.2 Memória Read/Write Função Demonstração

A-Função

Semelhante à função de leitura/gravação IO, o CH368 suporta leitura/gravação MEM em byte/unidade de palavras duplas.

B-Execução

Usando a função &MEM read/write& do programa DEBUG367/368.EXE, é possível demonstrar o acesso à porta de memória pelo endereço offset.

Porta por endereço offset.

C-Verificação

Um dispositivo MEM externo pode ser conectado para gravar e ler dados.

D-Nota

Ao selecionar leitura/gravação de duas palavras, o endereço de entrada e o comprimento dos dados devem ser múltiplos de 4, e a soma do endereço de entrada e do comprimento dos dados deve ser inferior a 4.

A soma do endereço e dados comprimento deve ser inferior ou igual a 0x7FFF.

5.3 SPI Interface FLASH Operação Demonstração

A-Função

CH368 suporta interface SPI para se comunicar com dispositivos periféricos.

B-Execução

Usando a função &SPI Demo& do programa DEBUG367/368.EXE, os dados FLASH podem ser lidos/gravados/apagados.

C-Verificação

Além de ler/escrever/apagar o chip FLASH 25F512 (U4), o programa DEBUG367/368.EXE também oferece a opção de selecionar o modo IO SPI3/SPI4/SPI512 (U4).

Além de ler/escrever/apagar chip FLASH 25F512 (U4), o programa DEBUG367/368.EXE também fornece configurações para selecionar o modo IO SPI3/SPI4 e freqüência de clock 15,6 Mhz/31,3 Mhz.

D-Atenção

Diferentes marcas e modelos de chips FLASH têm diferentes códigos de comando, você precisa consultar o manual do chip FLASH.

5.4 I2C Read/Write Função Demo

A-Função

O CH368 suporta interface I2C para se comunicar com dispositivos periféricos e ler/escrever EEPROM.

B-Execução

Use DEBUG367/368.EXE programa &I2C byte read/write& função para demonstrar a mudança de dados em 24CXX.

C-Verificação

O chip de configuração externa 24CXX é uma memória EEPROM serial não volátil que, além de fornecer informações de configuração ao CH368, pode ser usada pelo aplicativo para salvar suas próprias informações de configuração.

Além de fornecer informações de configuração para o CH368, o 24CXX também pode ser usado pelo aplicativo para salvar alguns outros parâmetros.

D-Nota

O CH368 suporta os seguintes chips 24CXX: 24C01(A), 24C02, 24C04, 24C08, 24C16 e assim por diante.

Se não há nenhuma necessidade de alterar a identificação da microplaqueta, a bandeira válida da microplaqueta externa da configuração não pode ser 78H.

5.5 Demonstração de Configuração Espaço Read/Write Função

A-Função

Suporte byte ler/escrever acesso ao espaço configuração.

B-Execução

Demonstração da função &Configuração do espaço leitura/gravação& usando o programa DEBUG367/368.EXE.

C-Verificação

Insira o endereço correspondente do espaço de configuração de acordo com o manual do chip CH368 e verifique e leia os dados correspondentes.

D-Atenção

Existem diferentes atributos de bits no espaço de configuração, alguns são completamente somente leitura, alguns podem ser lidos e escritos, alguns são somente leitura, mas podem ser definidos com antecedência, etc. Por favor, consulte CH368 para detalhes.

Por favor, consulte o manual CH368 para detalhes.

5.6 Interromper Operação Demonstração

A-Função

CH368 suporta dois tipos de tipos de interrupção: nível/borda, e você pode selecionar o tipo de interrupção operando o registro de interrupção quando você liga o dispositivo.

O CH368 suporta dois tipos de interrupções: nível/borda, que pode ser selecionado manipulando o registro de interrupção quando o dispositivo é ligado, consulte o registro de endereço IO e a interrupção de hardware no manual CH368 para uma descrição detalhada.

Por favor, consulte o registro de endereço IO e interrupções de hardware no manual CH368 para mais detalhes.

B-Execução

Use o programa DEBUG367/368.EXE para demonstrar a função &Interrupt Demo&.

Interrupção do nível:

O programa controla o GP0 para gerar um sinal de alto nível e um sinal de baixo nível através do botão &interromper o nível de teste&, provocando uma interrupção, e gerando um alto nível para cancelar a solicitação de interrupção após inserir a interrupção.

O programa controla o GP0 para gerar um sinal de alto nível e um sinal de baixo nível através do botão &Test Level Interrupt& para acionar a interrupção, e gera então um nível elevado para cancelar o pedido da interrupção após incorporar a interrupção.

Interrupção Edge:

O programa usa o botão &Test Edge Interrupt& para controlar GP0 para simular um sinal de borda ascendente, quando INT # pin recebe o sinal de borda ascendente, ele entrará no modo de contagem de interrupção.

Quando o pino INT # recebe o sinal da borda de aumentação, incorporará a contagem da interrupção, e após ter entrado a interrupção, ajustará o bit do status da ativação da interrupção de CH367/CH368 a 0.

Após ter entrado a interrupção, ajuste o bit do status da ativação da interrupção de CH367/CH368 a 0 para cancelar a interrupção.

C-Verificar

O pino de saída GP0 é usado para controlar o disparo de interrupção INT #, que adota o método de disparo nivelado com validade de baixo nível e o método de disparo da borda com validade ascendente.

O método disparador borda ascendente é usado.

D-Nota

INT # precisa ser encurtado para A15 para demonstração.

5.7 Demonstração da função PCIe-ID personalizada

A-Função

O chip CH368 verificará os dados no chip de configuração 24CXX externo após cada reinicialização do barramento PCIE ou power-on.

Se o chip de configuração estiver conectado e os dados forem válidos, ele será automaticamente carregado no chip CH368 para substituir as informações de identificação PCIE padrão.

Se o chip de configuração estiver conectado e os dados forem válidos, ele será automaticamente carregado no chip CH368 para substituir as informações de identificação PCIE padrão. Por favor, consulte a seção 6.1 External Configuration Chip no manual CH368 para mais detalhes.

B-Execução

Modifique e permita o ID externo do CH368 escrevendo o bit correspondente de dados 24CXX para mudar o VID/DID

E outras informações. Usando o programa DEBUG367/368.EXE &Configuration Information Burning Demo&, você pode gravar dados de identificação personalizados para o 24CXX online.

O programa DEBUG367/368.EXE &Configuration Information Writing Demo& função pode ser usado para escrever dados de identificação personalizados para o 24CXX online.

C-Verificar

Depois que o software mostra a gravação bem-sucedida, reinicie o sistema, se a modificação for bem-sucedida, você pode encontrar as informações VID e PID foram alteradas para VID e PID no gerenciador de dispositivos.

Se a modificação for bem-sucedida, você poderá encontrar as informações do VID e do PID alteradas para o ID personalizado correspondente no gerenciador de dispositivos, o que significa que o ID externo foi personalizado com sucesso.

D-Atenção

Se você modificar as informações de ID no sistema Windows, será necessário modificar o arquivo CH367WDM.INF no pacote de driver para adicionar o VID e o PID alterados.

Arquivo INF no pacote do driver para adicionar as informações alteradas do dispositivo VID/DID, caso contrário, o driver não pode ser instalado normalmente.

Método de modificação: No arquivo CH368WDM.INF [WinChipHead]/ [WinChipHead.NT]/ [WinChipHead.

NT]/ [WinChipHead.NTamd64] seção e adicione as informações de dispositivo ID alterado no seguinte formato: [WinChipHead.NT]/ [WinChipHead.NTamd64] seção.

O formato é o seguinte: % CH367.

% CH367.DeviceDesc % = CH367.Instalar, PCI \ VEN_XXXX e DEV_XXXX

5,8 ajuste largura pulso

A-Função

Controla a largura do pulso alterando os bits no Registro de Controle de Velocidade de Leitura/Gravação.

B-Execução

Use a função &Pulse Width Setting& do programa DEBUG367/368.EXE para visualizar a largura de pulso atual e definir a largura de pulso desejada.

Largura do pulso desejado.

C-Verificar

A largura do pulso de leitura/gravação é selecionável de 30nS a 450nS. A largura líquida mínima do pulso de leitura/gravação é 0nS e o máximo é 480nS; incluindo o tempo de acumulação.

480nS; a largura total do sinal de leitura/gravação com tempos de acumulação e retenção é 30nS em etapas de 60nS mínimo e 510nS máximo.

O mínimo é 60nS e o máximo é 510nS.

Materiais do desenvolvimento

CH368DS1.PDF

CH368EVT.ZIP

1. Placa de Desenvolvimento em Tempo Real Barramento Pcie Alta Velocidade Ch368 – Características : Diecast