Placa do Desenvolvimento Ch367 Interface do Barramento Pcie

P1 é o barramento PCIe que se conecta diretamente ao slot PCIe do computador.

P2 é o slot ISA de 8 bits.

P3 é o barramento de controle, barramento de dados e pinagem de barramento de endereço no lado local do chip CH367.

P4 é a pinagem de potência, terra e sinal WAKIN.

Chip interface PCIe U1(CH367).

O U2(ASM1117) LDO é regulado a 1.8V para fornecer energia para o núcleo CH367.

U3(24C02) I2C interface EEPROM para personalizar VID, DID, etc.

U4(25F512) SPI interface FLASH salva dados do aplicativo.

U5(74LS273) trava de dados/endereço de 8 bits, usada para trancar os dados da porta de E/S, apenas os 4 bits inferiores são usados.

U6(7805) LDO regula a 5V.

JP1 CH367 Alimentação Selecção.

1-2 Conecte o CH367 para fornecer energia através do PCIE 3.3Vaux. Quando o sistema é desligado, o CH367 não é ligado e pode despertar o computador pelo sinal WAKEIN (suporte de software também é necessário).

Conexão 2-3 O CH367 é alimentado por PCIE 3.3V, conexão 2-3 padrão.

JP Se deve iniciar a configuração externa

JP2 é conectado ao chip FIXID # e é usado principalmente para decidir se deve verificar as informações de identificação do chip armazenadas no chip de configuração externa, se o nível for baixo, o chip de configuração externa não será verificado. Se o nível for baixo, o chip de configuração externa não será verificado, proibindo assim o carregamento automático de informações de identificação.

Desconexão: O pino FIXID # é deixado vazio e alto para permitir o carregamento automático da entrada de informações de identificação, e o chip CH367 carregará as informações de identificação toda vez que a energia for ligada ou o barramento PCIe for reiniciado.

O chip CH367 verificará os dados no chip de configuração 24CXX externo após cada reinicialização de energia ou barramento PCIe, se o chip de configuração estiver conectado e os dados forem válidos, será carregado automaticamente no CH367. Se o chip de configuração estiver conectado e os dados forem válidos, ele será carregado automaticamente no chip CH367 para substituir as informações de identificação PCIe padrão.

Conexão: O pino FIXID # é baixo, desabilita a entrada automática da identificação da carga.

JP3 Reservado, conexão desativada

Entrada do sinal JP4 GPI1

Desconectar GPI1 é alto

GPI1 conectado é baixo

Entrada do sinal JP5 GPI2

Desconecte GPI2 alto

GPI2 conectado é baixo

Fusível F1

C1 C17 100UF capacitor de desacoplamento

C2 C4 10UF capacitor de desacoplamento

C3/5/6/7/8/9/10/11/12/13/14/15/16/18/19/20/21 é um capacitor de desacoplamento de alimentação 0.1UF.

RP1/2/3/4 são resistores do dreno do ohm 2K para a limitação atual.

RP5/6/7/8/9/10/11/12 é resistência do dreno de 200 ohms

Resistor R1 R2 0 Ohm

Resistor R3 200 Ohm

Resistor R4 12K Ohm

Resistor R5 10K Ohm

L1 ~ L14 são LEDs, L1/2/3/4 verifica a escrita do ônibus I/O, l5/6/7/8/9/10/11/12/13/14 verifica a leitura/escrita do sinal de entrada/saída de uso geral.

Os sinais correspondentes são: GPO0/GPO1/GPO/RSTO/INT/SDA/SCL/SCS/SDX/SDI.

1. Phones e Accessories – Elemento de Moda : Borda Oculta

2. Placa do Desenvolvimento Ch367 Interface do Barramento Pcie – Size : eu 35-40